Sistem Digital C

Decoder adalah suatu rangkaian logika yang berfungsi untuk mengkonversikan kode yang kurang dikenal manusia kedalam kode yang lebih dikenal manusia. Pengertian Decoder adalah alat yang di gunakan untuk dapat mengembalikan proses encoding sehingga kita dapat melihat atau menerima informasi aslinya. Pengertian Decoder juga dapat di artikan sebagai rangkaian logika yang di tugaskan untuk menerima input input biner dan mengaktifkan salah satu outputnya sesuai dengan urutan biner tersebut. Rangkaian dekoder mempunyai sifat yang berkebalikan dengan enkoder yaitu merubah kode biner menjadi sinyal diskrit.
2. Transistor npn

Transistor NPN adalah transistor bipolar yang menggunakan arus listrik kecil dan tegangan positif pada terminal Basis untuk mengendalikan aliran arus dan tegangan yang lebih besar dari Kolektor ke Emitor Cara kerja transistor NPN adalah jika kaki basis transistor diberi tegangan bias maka arus pda kolektor akan mengalir ke kaki emitor.
3. Logic state

Untuk memberikan binary signal, dimana hanya ada dua nilai yaitu 0 dan 1.

4. logicprobe

untuk melihat nilai keluaran, dimana hanya ada dua nilai yaitu 0 dan 1.

5. Mosfet

6. Fuse

7. 74LS541

8. 74HCT137

3.Dasar Teori [back]

Read Only Memory adalah memori yang tidak stabil yang digunakan untuk penyimpanan data permanen dan semi permanen. isi dari ROM akan tetap ada walaupun device dimatikan.

Berikut gambaran memory chache di dalam system komputer:

15.6.1 ROM architecture

struktur internal atau sturktur ROM terdiri dari tiga bagian dasar, yaitu arrary sel memory, decoder address dan output buffer. dekoder address sendiri terdiri dari satu dekoder dalam memory kecil. dalam memory besar sendiri terdapat dua decoder yang disebut decoder baris dan kolom.

contoh architecture ROM:

15.6.2 Tipe-Tipe ROM

1. Mask-programmed ROM

sebuah photographic negative disebut mask digunakan untuk menyinpan data yang diperlukan oleh ROM chip. Mask yang berbeda dibutuhkan untuk penyimpanan set informasi yang berbeda.

Elemen penyimpanan dasar adalah transistor bipolar NPN, terhubung dalam konfigurasi kolektor-umum atau MOSFET dalam konfigurasi saluran umum. Gambar 15.16 (a) dan (b) menunjukkan dasar berbasis MOSFET koneksi sel saat menyimpan masing-masing ‘1’ dan ‘0’. Seperti yang jelas dari gambar, koneksi ‘baris baris’ ke gerbang MOSFET menyimpan ‘1’ di lokasi ketika ‘baris baris’ diatur ke level ‘1’. Koneksi gerbang mengambang digunakan untuk menyimpan ‘0’. Gambar 15.16 (c) dan (d) menunjukkan bipolar dasar koneksi sel memori saat menyimpan masing-masing ‘1’ dan ‘0’.

2. Programmable ROM

Programmable ROM atau PROM adalah proses pemograman ROM yang dilakukan oleh user itu sendiri. pada prosesnya data yang sudah dibuat tidak dapat dihapus dan diprogram ulang menjadikan ROM ini disebut sebagai ROM yang dapat diprogram satu kali.

3. Erasable ROM

EPROM dapat dihapus dan diprogram ulang sebanyak yang diinginkan.

Ada dua jenis EPROM, yaitu ultraviolet yang bisa dihapus

PROM (UV EPROM) dan PROM yang dapat dihapus secara elektrik (EEPROM).

4. Flash Memory

Memori flash adalah memori baca / tulis berkepadatan tinggi yang tidak mudah menguap dengan kepadatan tinggi. Memori flash

menggabungkan fitur biaya rendah dan kepadatan tinggi dari UV EPROM dan in-circuit electrical

fitur penghapusan EEPROM tanpa mengorbankan akses berkecepatan tinggi dari keduanya.

15.6.3 Aplikasi dari ROM

Sebagian besar aplikasi ROM berasal dari kebutuhan penyimpanan data atau program yang tidak mudah menguap

kode. Beberapa area aplikasi umum termasuk firmware, memori bootstrap, tabel pencarian,

generator fungsi dan memori tambahan.

Aplikasi yang paling umum dari chip ROM adalah dalam penyimpanan data dan kode program itu

harus tersedia untuk sistem berbasis mikroprosesor seperti mikrokomputer saat power-up. Ini

komponen perangkat lunak ini disebut sebagai firmware karena dilengkapi dengan perangkat keras

mesin. Bahkan produk konsumen seperti pemutar CD, oven microwave, mesin cuci, dll

tertanam mikrokontroler yang memiliki mikroprosesor untuk mengontrol dan memantau operasi yang sesuai ke informasi yang tersimpan di ROM.

4.Percobaan [back]
1. Rangkaian 1 (15.17)

Saat input berlogika '0' '0' '0', dan Vcc berlogika '1' '0' '1' '0' maka keluarannya akan berlogika '1' '1' '1' '0'.hal ini dikarenakan saat Vcc yang berlogika '1' akan mengalirkan arus masuk ke colector dari transistor npn, dan input merupakan masukan tinggi dengan tegangan rendah sebagai keluarannya, sehingga logika '0' masuk akan menyebabkan keluaran berupa logika '1' dan arus akan mengalir ke basis transistor npn sehingga transistor aktif dan logic probe mengeluarkan logikanya. dan switch digunakan untuk mengatur arus yang masuk ke base trasistor.

2. Rangkaian 2 (15.16)

Prinsip Kerja:

Rangkaian terdiri dari dari rangkaian a, b, c, dan d.

Rangkaian a dan b merupakan MOSFET yang digunakan untuk penyimpanan memori, dan rangkaian c dan d merupakan transistor yang digunakan untuk penyimpanan memori.
pada rangkaian a, mosfet terdiri dari Gate (G), Drain (D), dan Source (S). pada gambar A saat Gate diberi logika '1', dan Drain diberi tegangan Vdd, keluaran pada source menunjukan logika '0'.
pada rangkaian b, gate diberi logika '0', dan drain diberi tegangan vdd, keluaran dari source berlogika '0'.
pada rangkaian c, transistor bagian base diberi logika '1' dan collector diberi tegangan vcc, hal ini menyebabkan transistor aktif dan menjadikan keluaran dari emitter berlogika '1'.
pada rangkaian d, transistor bagian base diberi logika '0' dan collector diberi tegangan vcc, hal ini menyebabkan transistor tidak aktif, dan menjadikan keluaran dari emittor berlogika '0'.

3. Rangkaian 3 (15.18)

Prinsip kerja:
Rangakai a dan b merupakan rangkaian basic dari PROM.
pada rangkaian a, Mosfet yang merupakan mosfet type P, diberi logika '1' pada gate, dan tegangan Vdd pada drain, dan pada source di sambung dengan fuse agar tegangan yang masuk tidak lebih tinggi dari tegangan fuse, menghasilkan keluaran berupa logika '0'.
pada rangkaian b, transistor jenis npn diberi logika '1' yang tersambung pada fuse dan masuk ke kaki base, dan collector diberi tegangan vcc sehingga transistor aktif dan menghasilkan keluaran pada emittor berupa logika '1'.

4. Rangkaian 4 (15.19)

Prinsip kerja:
Rangkaian ini adalah rangkaian dasar dari sel flash memory, terdiri dari control gate, floating gate, drain dan source. Rangkaian ini akan aktif saat control gate diberi tegangan, dan drain juga diberi tegangan vdd, maka rangakaian ini aktif dan keluarannya akan terlihat di source.

5. Rangkaian 5 (15.14)
1. Bagian 1

2. Bagian 2

3. Bagian Full

Prinsip Kerja:
Saat input logika semuanya '1', maka rangkaian memory akan menghasilkan logika '1' pada outputnya. saat semua input logika '0', salah satu pin pada kaki output akan tetap berlogika '1' karena rangkaian diatas merupakan rangkaian memory, yang artinya terdapat memory '1' pada rangkaian. Nilai logika pada output akan dipengaruhi logika yang diberikan sebagai VCC pada transistor, karena decoder input yang digunakan merupakan aktif rendah, maka saat diberi logika '1' ataupun '0' keluarannya akan tetap mengeluarkan logika '1' sehingga pada output buffer keluaran akan keseluruhannya bernilai logika '1', tetapi saat logika pada vcc divariasikan, maka keluaran dari buffer akan bervariasi juga.

6. Rangkaian 6 (15.20)

Prinsip Kerja:
Pada penyimpanan memory flash memory, terdapat kondisis full charge dan kondisi less charge.
Pada rangkaian ini, saat kondisi less charge, decoder bawah akan melakukan pengisian. Decoder yang digunakan merupakan decoder aktif rendah, sehingga saat pin E diberi logika '0', decoder akan aktif, saat dekoder diberi logika 2 bit, dekoder akan mengubahnya menjadi 4 bit. saat kondisi input 2 bit '0''0', maka akan mempengaruhi output pada comparator menjadi logika '1000'. saat logika input '10' maka ouput pada comparator akan mengeluarkan '0010'. saat logika input '01' maka output comparator akan mengeluarkan logika '0100'. dan saat kondisi logika '11' maka output pada komparator adalah '0001'.
pada saat memory flash pada kondisi full charge maka decoder atas akan mempertahankan kondisi pada '00' sehingga komparator akan mengeluarkan output logika '1000'.
5.Video [back]
1. Rangkaian 1(15.17)

2. Rangkaian 2 (15.16)

3. Rangkaian 3(15.18)

4. Rangkaian 4(15.19)

5. Rangkaian 5(15.14)

6. Rangkaian 6(15.20)

6.Link Download [back]
Video Simulasi 1(15.17) - download
Video Simulasi 2(15.16) - download
Video Simulasi 3(15.18) - download
Video Simulasi 4(15.19) - download
Video Simulasi 5(15.14) - download
Video Simulasi 6(15.20) - download
Simulasi Proteus rangkaian 1(15.17) - download
Simulasi Proteus rangkaian 2(15.16) - download
Simulasi Proteus rangkaian 3(15.18) - download
Simulasi Proteus rangkaian 4(15.19) - download
Simulasi Proteus rangkaian 5(15.14) - download
Simulasi Proteus rangkaian 6(15.20) - download
Datasheet Decoder 1 to 4 - download
Datasheet 74LS541 - download
Datasheet 74HCT137 - download
Datasheet Decoder 4555 - download
File HTML - download

Senin, 17 Februari 2020

10.7 D Flip-Flop

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan [back]
Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital.
2. Alat dan Bahan [back]
1. Gerbang NAND

menampilan nilai inverter dari input gerbang AND.jika output gerbang and berupa logika '1' maka pada gerbang nand outputnya akan menjadi logika '0'.

2. Gerbang NOT

Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Gerbang NOT biasanya dilambangkan dengan simbol minus (“-“) di atas Variabel Inputnya.

Simbol dan Tabel Kebenaran Gerbang NOT (NOT Gate)

3. Logicstate

untuk memberikan nilai logika 1 atau 0

4. Logicprobe

untuk menampilkan nilai keluaran, yang nilainya 0 atau 1.

3.Dasar Teori [back]

Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.

Gambar Rangkaian Dasar D Flip-Flop

D Flip-Flop,D latch,data flip-flop,teori d ff,eori data flip-flop,fungsi data flip-flop,dasar data flip flop,pengertian data flip flop

Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.

Gambar Data Flip-FLop Dengan Enable/Clock

D flipflop clock,d flip flop enable,data flip flop dengan clock,data flip-flop tanpa clock,fungsi clock d flip flop,tabel kebenaran d flip flop

Gambar diatas memperlihatkan Data flip-flop yang dilengkapi denganmasukan enable/clock. Fungsi input enable/clock diatas adalah untuk menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke rangkaian RS flip-flop

contoh soal:

1. Berikan argumen untuk membuktikan bahwa output Q akan melacak input D hanya ketika input ENABLE tinggi.

2. Buktikan bahwa output Q memegang nilai itu sebelum input ENABLE pergi RENDAH selama input ENABLE adalah RENDAH.

Solusi:

(1) Ketika input ENABLE adalah TINGGI, gerbang AND bagian atas diaktifkan sementara gerbang AND bagian bawah dinonaktifkan. Output dari gerbang AND atas dan bawah masing-masing adalah D dan logika ‘0’. Mereka merupakan input dari gerbang NOR yang outputnya adalah D. Output Q karena itu D.

(2.) Ketika input ENABLE menjadi RENDAH, gerbang AND atas dinonaktifkan (dengan outputnya masuk ke logika '0') dan gerbang AND lebih rendah diaktifkan (dengan outputnya menjadi sama dengan Output Q karena umpan balik). Output gerbang NOR dalam kasus ini adalah Q, yang berarti bahwa output Q tetap dalam statusnya selama input ENABLE adalah RENDAH.

4.Percobaan [back]

1. Rangakaian 1 (gambar 10.40)

rangkaian diatas merupakan rankaian JK-flipflop sebagai D flip flop dan merupakan rangkaian dengan clock.

prinsip kerja dari rangkaian tersebut adalah saat logika input '1' maka rangkaian outputnya akan berupa logika '0' dan jika memiliki detak atau clock, output akan berubah-ubah dari '1' ke '0' secara bergantian tergantung detaknya. karena pada rangakaian d flip flop pada detakan pertama terdapat delay satu detakan maka output juga akan delay 1 detakan sehingga output pertamanya bernilai '0'.

2. Rangkaian 2 (gambar 10.42)

Saat rangkaian diberi logika '0' dab clock aktif, maka gerbang AND 1 akan beroutput '0', sedangkan gerbang AND 2 juga beroutput '0' karena salah satu kakinya berlogika '0'. selanjutnya, output dari kedua gerbang AND masuk ke gerbang NOR, sehingga output dari gerbang NOR adalah '1'. outout tadi di teruskan sebagai output komplimenter yang berlogika '1', dan output yang masuk ke inverter berupa output clock yang bergantian antara logika '1' dan '0'.

saat rangkaian diberi logika '1', gerbang AND 1 yang juga terhubung dengan clock akan menghasilkan output bergantian antara '1' dan '0', begitupun dengan gerbang AND 2, sehingga logika yang menjadi input pada gerbang NOR juga berganti-ganti, sehinga output yang dihasilkan berupa logika bergantian antara '1' dan '0', sehingga keluaran komplementernya berganti dari '1' ke '0', begitupun keluarannya.

3. Rangkaian 5 (gambar 10.39)

saat diberi logika '0' dan clock aktif, keluaran dari D flip flop adalah '0' dan keluaran komplementernya '1'. sedangkan, saat diberi logika '1' keluaran akan menjadi '1' dan keluaran komplementer '0'. tetapi sebelum keluaran berganti satu terdapat delay satu detakan sebelum berubah, karena D flip flop bisa dikenal dengan delay flip flip yang menyebabkan nilai keluaran terhenti selama satu detakan.

5.Video [back]

1. Video Rangkaian 1 (gambar 10.40)

2. Video Rangkaian 2 (gambar 10.42)

3. Video Rangkaian 3 (gambar 10.39)

6.Link Download [back]
Datasheet AND gate - download
Datasheet NAND gate - download
Datasheet NOT gate - download
Video Simulasi Rangkaian 1 - download
Video Simulasi Rangkaian 2 - download
Video Simulasi Rangkaian 3 - download
Simulasi Proteus Rangkaian 1 - download
Simulasi Proteus Rangkaian 2 - download
Simulasi Proteus Rangkaian 3 - download
File HTML - download

Selasa, 04 Februari 2020

6.3 Theorems of Boolean Algebra

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan [back]
1. Mengetahui berbagai teorema boolean.
2. Mengetahui bagaimana penggunaan berbagai teorema boolean.
2. Alat dan Bahan [back]
1. Gerbang OR
Pengertian Gerbang Logika Dasar beserta Jenis dan simbolnya

Pengertian Gerbang Logika Dasar beserta Jenis dan simbolnya

Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.
2. Gerbang AND

Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Simbol yang menandakan Operasi Gerbang Logika AND adalah tanda titik (“.”) atau tidak memakai tanda sama sekali.

3. Gerbang NAND

menampilan nilai inverter dari input gerbang AND.jika output gerbang and berupa logika '1' maka pada gerbang nand outputnya akan menjadi logika '0'.

3.Dasar Teori [back]
Teorema Aljabar Boolean digunakan untuk menyederhanakan persoalan boolean dan juga untuk mengubah persamaan menjadi lebih berguna dan berarti dengan ekspresi yang sama. Teorema Aljabar Boolean dibagi menjadi 17, berikut pembahasannya:

1. Teorema 1 (operasi dengan '0' dan '1')

a. 0.X=0

b. 1+X=1

contoh:

0(A.B + B.C +C.D)=0 dan 1+(A.B + B.C +C.D)=1

2. Teorema 2 (operasi dengan '0' dan '1')

a. 1.X=X

b. 0+X=X

dapat disimpulkan jika, 1.(ekspresi boolean) = ekspresi boolean, dan, 0 + (ekspresi boolean) = ekspresi boolean.
contoh:

1(A+B.C+C.D) = 0 + (A+B.C +C.D) = A+B.C +C.D)

3. Teorema 3 (Idempotent or Identity Laws)

a. X.X.X...X = X

b. X +X +X +···+X = X

Teorema 3(a) memrepresentasikan AND gate.
Teorema 3(b) merepresentasikan OR gate.

4. Teorema 4 (Complementation Law)

contoh untuk teorema 4:

5. Teorema 5 (Commutative Laws)

a. X+Y=Y+X

b. X.Y=Y.X

6. Teorema 6 ( Assosiative Laws)

a. X+(Y+Z)=Y+(Z+X)=Z+(X+Y)

b. X.(Y.Z)=Y.(Z.X)=Z.(X.Y)

illustrasi teorema 6(a) dan 6(b):

7. Teorema 7 (Distributive Laws)

a. X.(Y+Z)=X.Y+X.Z

b. X+Y.Z=(X+Y).(X+Z)

Tabel pembuktian hukum distribusi:

Illustrasi hukum distribusi:

8. Teorema 8

9. Teorema 9

10. Teorema 10 (Absorption Law or Redundancy Law)

a. X+X.Y=X

b. X.(X+Y)=X

Pembuktian dari Absorption law adalah straightforward:

X +X.Y = X.(1+Y )= X.1 = X

11. Teorema 11

Tabel pembuktian teorema 11(a):

12. Teorema 12 (consensus Theorem)

Tabel pembuktian dari teorema 12(a):

13. Teorema 13 (DeMorgan's Theorem)

DeMorgan's Theorem dalam gerbang logika, logic High State:

14. Teorema 14 (Transposition Theorem)

Bukti dari Teorema 14 (a)

15. Teorema 15

16. Teorema 16

17. Teorema 17 (Involution Law)

4.Percobaan [back]
a. Hukum Asosiatif (Rangkaian 1)

Saat gerbang OR pertama di beri logika '1' dan logika '0' maka 1+0 adalah 1 maka keluarannya adalah logika '1'. selanjutnya, saat keluaran dari gerbang OR pertama yang berlogika '1' masuk ke kaki gerbang OR2 dan kaki gerbang OR2 satunya diberi logika '0', maka 1+0 adalah '1', maka keluarannya berupa logika '1'

Saat gerbang AND1 diberi logika '1' dan '0', maka '1' x '0' adalah logika '0', maka keluarannya adalah logika '0'. logika '0' tadi masuk ke salah satu kaki gerbang AND2, dan saat kaki gerbang AND2 yang lainnya diberi logika'1' maka '1' x '0' akan menghasilkan keluaran logika '0'.

b. Hukum Distributif (Rangkaian 2)

Saat gerbang OR di beri logika '1' dan logika '1' maka '1'+'1' adalah '1' maka keluarannya adalah logika '1'. selanjutnya, saat keluaran dari gerbang OR pertama yang berlogika '1' masuk ke kaki gerbang AND dan kaki gerbang AND satunya diberi logika '0', maka '1'x'0' adalah '0', maka keluarannya berupa logika '0'

Saat gerbang AND1 diberi logika '1' dan '0', maka '1' x '0' adalah logika '0', maka keluarannya adalah logika '0'. dan gerbang AND2 diberi logika '1' dan '1' sehingga '1' x '1' maka keluarannya adalah logika '1'.

logika '0' dari keluaran gerbang AND1 masuk ke salah satu kaki gerbang OR, dan keluaran dari gerbang AND2 yang merupakan logika '1' juga masuk ke kaki gerbang OR. sehingga '1' + '0' akan menghasilkan keluaran berlogika '1'.

c. Hukum DeMorgan (Rangkaian 3)

saat gerbang NOR tiga fasa diberi logika '1' '1' '1' maka '1'+'1'+'1' adalah logika '1' tetapi karena gerbang nor memiliki komponen inverter sehingga logika '1' tadi di inverter hingga keluarannya menjadi berlogika '0'.

saat gerbang NAND tiga fasa diberi logika '1' '1' '1' maka '1' x '1' x'1' adalah logika '1' tetapi karen gerbang NAND memiliki komponen inverter sehingga logika '1' di inverter hingga keluarannya berupa logika '0'.

d. Teorema 17 contoh 1(Rangkaian 4)
soal : Buatkan rangkaian yang dimulai dengan ekspresi Boolean untuk gerbang OR dua input, terapkan hukum dan teorema Boolean untuk memodifikasinya sedemikian rupa untuk memfasilitasi implementasi gerbang OR dua input atau dengan menggunakan gerbang NAND dua input saja.

Saat gerbang NAND1 diberi logika '1' maka keluarannya akan berupa logika '1'. saat gerbang NAND2 dibelo logika '1' maka akan diinverter hingga keluarannya berupa logika '0'. sehingga keluaran dari kedua gerbang NAND tersebut masuk ke gerbang NAND3 dengan logika di kaki gerbang NAND3 adalah '1' dan '0'. karena '1' x '0' adalah '0' dan diinverter sehingga keluarannya adalah logika '1'.

e. Teorema 17 contoh 2 (Rangkaian 5)
soal: Terapkan hukum dan teorema Boolean yang sesuai untuk memodifikasi ekspresi untuk gerbang input-OR dua-input sedemikian rupa untuk mengimplementasikan gerbang input-OR dua-input dengan menggunakan jumlah minimum gerbang input-dua NAND saja.

Saat gerbang NAND1 diberi logika '1''1' maka keluarannya akan berupa logika '0'. saat gerbang NAND2 dibelo logika '1' '0' maka akan diinverter hingga keluarannya berupa logika '1'. dan saat gerbang NAND3 berlogika '0' dan '1' keluarannya akan berlogika '1'. logika yang masuk ke gerbang NAND4 adalah '1' '1' sehingga keluarannya adalah logika '0'.

5.Video [back]

1. Video Rangkaian 1

2. Video Rangkaian 2

3. Video Rangkaian 3

4. Video Rangkaian 4

5. Video Rangkaian 5

6.Link Download [back]
Datasheet OR gate - download
Datasheet AND gate - download
Datasheet NAND - download
Simulasi Proteus Rangkaian 1 - download
Simulasi Proteus Rangkaian 2 - download
Simulasi Proteus Rangkaian 3 - download
Simulasi Proteus Rangkaian 4 - download
Simulasi Proteus Rangkaian 5 - download
Video Simulasi 1 - download
Video Simulasi 2 - download
Video Simulasi 3 - download
Video Simulasi 4 - download
Video Simulasi 5 - download
File Html - download